DIALDG(R)File 352:DERWENT WPI

(c) 2000 DERWENT INFO LTD. All rts. reserv.

008363249

Image available

WPI Acc No: 90-250250/199033

XRAM Acc No: C91-106685

XRPX Acc No: N91-187487

Mfr. of thin film poly-silicon@ structure e.g. transistor - by depositing first heavily doped polysilicon@ layer, forming surface diffusion barrier

and adding second undoped polysilicon@ layer

Patent Assignee: IND RES INST OF JAPAN (KOGY); IND TECHN RES INST

Main IPC

(INTE-N)

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date

Applicat No Kind Date

Week

JP 2174170 A 19900705 JP 89196440 A 19890728

199033 B

US 5037766 A 19910806 US 90466583 A 19900117

199134

Priority Applications (No Type Date): US 88280646 A 19881206; US 90466583 A 19900117

Abstract (Basic): JP 2174170 A

Claimed is a lead frame comprising on the whole surface thereof, or on the surface except for the outer lead parts, a Ni-(alloy) plating layer, provided that at least the die bonding part of the Ni(alloy) plating layer comprises thereon a Ni-Sn alloy layer and further thereon a Sn-(alloy) plating layer.

The mfg. process comprises forming the Sn-(alloy) plating layer on the Ni-(alloy) layer and heating to obtain the Ni-Sn alloy layer between the plated layers.

USE/ADVANTAGE - Improves solder bondability of semiconductor chips with Ni or the lead frame. (5pp Dwg.No.0/0)

Title Terms: MANUFACTURE; THIN; FILM; POLY; SILICON; STRUCTURE; TRANSISTOR; DEPOSIT; FIRST; HEAVY; DOPE; POLY; SILICON; LAYER; FORMING; SURFACE; DIFFUSION; BARRIER; ADD; SECOND; UNDOPED; POLY; SILICON; LAYER

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/26; H01L-027/04;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

03198670

THIN-FILM TRANSISTOR AND TWO-LAYER POLYSILICON THIN-FILM STRUCTURE FOR

THIN-FILM RESISTOR

PUB. NO.:

02-174170 [JP 2174170 A]

PUBLISHED:

July 05, 1990 (19900705)

INVENTOR(s): CHINNSHIN WAN

APPLICANT(s): IND TECHNOL RES INST [198533] (A Non-Japanese Company or

Corporation), TW (Taiwan)

APPL NO.:

01-196440 [JP 89196440]

FILED:

July 28, 1989 (19890728)

PRIORITY:

7-280,646 [US 280646-1988], US (United States of America),

December 06, 1988 (19881206)

INTL CLASS:

[5] H01L-029/784; H01L-027/04; H01L-027/11

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

188日本国特許庁(JP)

(1) 特許出願公開

◎公開特許公報(A)

平2-174170

®Int.CL.3

識別記号

庁内整理番号

❷公開 平成2年(1990)7月5日

H 01 L 29/784 27/04 27/11 P 7514-5F

8624-5F 8624-5F H 01 L 29/78

3 1 1 C 3 8 1

签查請求 有

爾求項の数 10 (全6頁)

会発明の名称

海膜トランジスタおよび薄膜抵抗器用二層ポリシリコン薄膜構造

②特 顧 平1-196440

②出 頭 平1(1989)7月28日

優先権主張

❷1988年12月 6 日 ❷米国(US) 劉280646

@発明者

チンーシン・ワン

台灣新竹市光華街22巷3號

の出 願 入 財団

財団法人工業技術研究

台灣新竹県竹東鎮中興路四段195号

院

20代 理 人

弁理士 湯浅 恭三 外4名

na 26 1

1. 発明の名称

再裏トランジスタおよび再膜抵抗器用二層ポ ロシリコン薬薬療法

2. 特許請求の復置・

3. 上記ガス処理は、酸素を使用したことを特徴とする調求項2記載の二層多額品平導体薄膜 酸激。 4. 上記ガス処理は、窒素を使用したことを特徴とする請求項2記載の二暦多結品半導体薄膜 はみ。

5. 請求項1記載の二層多結晶半導体導膜構造 において、該構造は抵抗器を構成しており、上 記未ドープド層は高抵抗率の抵抗を形成し、上 記高過度ドープド層は該抵抗器のコンタクト領 減を形成することを特徴とする、二層多結晶半 準体構造。

6. 上記平等体はシリコンであることを特徴と する請求項1記載の二階多緒品平等体等接換点。 7. 上記ドーピングされたドーパントは、ひ業、 リン又はホウ素であることを特徴とする請求項 6.記載の二層多緒品半等体等模換点。

8. 上記職案処理は、上記高機度ドープド層が ドーピングされたのちに実行されることを特徴 とする禁水項3記載の二層多結晶半導体等膜線 造。

9. 上記職業処理は、格釈された競素により、 400℃~500℃の温度範囲で実行されるこ

特閒平2-174170(2)

والمراج ويصامهما ومامو

とを仲敬とする語求項3記載の二層多結品半導 体務観講選。

10. 上記末ドープド層が薄膜電影効果トラン ジスタのチャネルとして用いられ、このチャネ ルは、前側電流としての距離ゲートを備えるこ とを特徴とする二層多額品半導体再携構造。

3.発病の非損な説明

[直葉上の利用分野]

本是明は、二階多結晶等限である二層ポリシリコン等医療量に関し、特に酸素拡散技術を用いて小型化した二層ポリシリコン等族構造を有する等 族電界効果トランジスタ及び等膜症状器に関する。

【従来の技報】

高級抗性ポリシリコンは、スタティックランダムアクセスメモリ(Static Razdem Access Hemery) に高記憶密度と低消失電力(Lev Pever Bissipalies)の特性を持たせることができるが、結晶粒界 中の高温度ドーパントは、高い拡散係数を有する ため、ポリシリコン再級を抵抗器として用いた場合に抵抗器を小型化することができなかった。従

は、高い記憶密度と高い演算選展の三次元集機回 路を実現する場合の必要条件であると述べ、落裏 トランジスタの小型化及び低スレッショルド化の 必要性を送べている。

(発明が解決しようとする暴悪)

ところが、T.Obsesseが提案した方法で酸素を住入した場合、ポリシリコン等譲抵抗器を小型化工器の分別を表することができるが、ポリシリコン署領トランジスクの場合は、その製造が容易では、よりの製造を表するでは、即の方式のでは、現立されるポリンリコン等領トランジスクのでは、現立とは、アンコンを住し、大型なには、対してアンジスクの製造を発生した。大型などのでは、大型などのでは、大型などのでは、大型などのでは、大型などの製造を表する。

来の技術文献として、R.Sakte等は IEEE lateraational Electron Devices Meeting Proceedings (1988) C. "A. Hevel Scaled Dove Orrece Implanted Polysilican Resistor for future static RAMS"を発表した。その論旨は、酸潔を住入する ことにより、薄膜盆抗器を小型化しようとする着 並にある。そして、t.Ohroneは、IEEE Transactien an Bleetren Derices, Tot ED-32, Sogember(19 85).p.1749-1755 C. Toa-Implanted Thin Polycegstal-line silicon Eigh-Value Resistors for Righ Beasity Poly-Lood Static RAN Applicatiess*と悪して、政策をポリシリコン層に注入する ことにより、高熱処理後の結晶位界でのドーパン ト(だとえば、ひ楽)の拡散選度は急渡されると述 べた。T.Ohreseもまた、IEEE Jeareal of selid state circuit, Yel. SC-t5.Oct.(1988), 9.254-861 E . "An BEziBit static MOS TAN Fabricated by a-MOS/a-well CMOS Technelogy"と思して、ポリシ リコン薄膜トランジスタを小型化し、かつできる だけ低いスレッショールド電圧を保有させること

本発明の第1の目的は、ドーパントが結晶粒界に 沿って高温度ドープド領域から未ドープド層本質 領域へ拡散するのを阻止しようとすることである。

第2の目的は、ポリシリコン薄膜抵抗器及びポ リシリコン薄膜トランジスタの小型化を増進しよ うとすることである。

・ 第3の目的は、スレショルド電圧が低いポリシ リコン孫譲トランジスタを提供することである。

第4の目的は、余計なモノリングラフィックプロセスを必要とすることなく、同一層にポリシリコン再駆技抗器及び薄膜トランジスタを製造することのできるプロセスを提供しようとすることで

[課題を解決するための手段]

本発明のこれらの目的は、第1層の高濃度ドープド層(領域)が形成された時点で放應に対し酸素処理を集して抜層の表面及び培品粒界へ酸素を拡散させ、その後形成される第2層の未ドーブド層(領域)への、高速度ドーブド層からのドーパントの拡散を阻止するようにしたことにより達成

ans.

本発明では、二階多絡品(ポリシリコン)構成を使用しており、高濃度ドープド層は電磁質域(コンタクト領域)として用いられ、来ドープド層は 拡加型はMOSトランジスタのチャネル層として用いられ、抵抗器として形成した場合にはその は、が高いものが得られ、再腰トランジスタと して砂度した場合にはそのスレッショルド電圧が 比較的虚いものが得られる。

[実施價]

本発明の上記目的及び特徴は下記の説明と因語から明らかになるのであろう。

第1回には、本発明の一実施例の二層ポリシリコン薄膜抵抗器の級新面図が示されている。 ひ楽(As)、リン又はホク素(B)でドープされた実験 健ドープドポリシリコン暦(1)は、薄膜型の健値として使用され、第2層のポリシリコン 層(2)は、本質型(ibtrimsic type)に属し、高低抗率 (単位長さ当たりの抵抗値)の抵抗器として使用される。基版(3)は任意の絶象体からなるもの

形成される。次に第3図(b)に示されるとの との 0 ~ 5 0 0 度 C の 位度で約 5 ~ 1 0 分 間 酸 素処理を実行し、酸素を改算ですドポリリる。 酸素分子は図中、ドットで示されており、酸子で表されたセポークの表面ではいいである。 にれる。その後、第3図(c)に示されるに ネドープド本質ポリシリコン層(2)が最上に 形成される。この場合もしP C V D 法を用いて、 約560度 C の 値をで形成される。

このように形成された薄膜抵抗器において、高 適度ドープドシリコン層(1)にドープされたド ーパントは、酸素分子の存在により本質ポリション層(2)へ拡散されることがない。またたり 素分子は本質ポリシリコン層(2)が形成された 後は第3間(c)に模式的に示された位置に銀どまることになる。

第4回は、上記の数案処理を施した再換型抗器 の拡抗率(即ち、単位長さ当たりの抵抗値)とマ .スク長との関係を、数案処理の時間をランニング で、未ドープド層の本質ポリシリコン層(2)が形成される前に、英濃度ドープドポリシリコン層(1)は形成される。

第3因には、第1因の前段抵抗器の製造方法が 示されている。第3因(a)に示されるように、 まず高濃度ドーブドボリシリコン層(1)が基板 (3)上に形成される。これは例えば、低圧化学 質相皮及法(1PCVD)により約610度Cで

パラメータとして示している。この図から、マスク長の短い抵抗器においては、酸素処理の時間が 低くなればなるほど、抵抗率がより急速に低下す る事が特る。従って所定時間以上の酸素処理がマ スク長の短い抵抗器の高抵抗率を得る場合に効果 がある事が利る。

第2図に示した構造の電界効果トランジスタは、 再膜弧抗器を形成するための第3図(ェ)~(c) の工程後、絶数層(14)及びゲート電振(15) を形成することによって形成されるものである。

特爾平2-174170 (4)

第5回には、本発明による薄銭M03トランジ スタのドレイン電流(I a)対ゲート電圧(V ea) の関係特性因が示されている。この例のトランジ スタは、低50ga、長さ2ga、チャンネル層の序 さ 0 . 8 ABである。ゲート絶像体層は二層に形成さ れており、下層は350人の二酸化ケイ素(S₁O₂) で、上層は300人の塩化ケイ素(SiaNia)で ある。上記図において、ゲート電圧が約4 Vにな ると、ドレイン電圧が急速に低下していることが **帰るが、この電圧値はスレショルド電圧であり、** 比較的低レベルとなっている事が解る。

なお、上記した説明においては、陳素処理を行 うことにより拡散阻止領域を形成しているが、別 の気体例えば、窒素を酸素の代わりに用いても同 様な効果が得られるものである。従って本発明は 酸素処理に限定されるものではない。

[発明の効果]

本発明は以上のように構成されているので、マ スク長の比較的短い抵抗器であっても、その抵抗 値を比較的大きくすることができ、また電界効果

3 … 基板

- 14~ゲート絶縁体層
- 15…ゲート電極

トランジスタの場合にはマスク長の盛いものであっ てもスレッショルド電圧を比較的低くすることが でき、したがって抵抗値の大きい抵抗器、及びス レッショルド電圧の高い電界効果トランジスタを 高密度にかつ容易に形成することができる。

4. 図面の簡単な説明


第1団は木苑明の実施例による二層ポリシリコ ン薄膜抵抗器の萎折面固、第2因は本発明の実施 例による二層ポリシリコン再膜トランジシタの厳 断面因、第3回は第1回に示された二層ポリシリ コン溶膜症抗器の製皮過程の要部を説明するため の契明団、第4回は本発明による痔臓抵抗器の征 技事対マスク長特性を設案処理時間をランニング パラメーチとして示した特性因、第5回は本発明 による存度トランジスタのドレイン電流対ゲート

1、11…高温度ドープドポリシリコン層


電圧特性を示す特性値である。

2、12…未ドープド本質ポリシリコン層

(第2層)



李 4 团



第5 团

ドレイン電流 In(A)

